• ورود به سامانه
      مشاهده مورد 
      •   صفحهٔ اصلی
      • نشریات فارسی
      • مجله مهندسی برق دانشگاه تبریز
      • دوره 46, شماره 3
      • مشاهده مورد
      •   صفحهٔ اصلی
      • نشریات فارسی
      • مجله مهندسی برق دانشگاه تبریز
      • دوره 46, شماره 3
      • مشاهده مورد
      JavaScript is disabled for your browser. Some features of this site may not work without it.

      روشی کارا برای پیاده‌سازی موازی الگوریتم دسته بندی بسته درخت سلسله‌مراتبی بر روی واحد پردازش گرافیکی

      (ندگان)پدیدآور
      رفیعی, میلادعباسی, مهدینصیری, محمد
      Thumbnail
      دریافت مدرک مشاهده
      FullText
      اندازه فایل: 
      4.985 مگابایت
      نوع فايل (MIME): 
      PDF
      نوع مدرک
      Text
      زبان مدرک
      فارسی
      نمایش کامل رکورد
      چکیده
      چکیده: دسته­بندی بسته­ها، پردازشی اساسی در پردازنده­های شبکه­ای است. در این فرآیند، بسته­ها­ی ورودی از طریق تطبیق با مجموعه­ای از فیلترها به جریان­های مشخص طبقه­بندی می­شوند. پیاده‌سازی‌های نرم‌افزاری الگوریتم­های دسته­بندی با وجود هزینه کم‌تر و توسعه‌پذیری بیش‌تر نسبت به پیاده‌سازی­های سخت‌افزاری، سرعت پایین‌تری دارند. در این مقاله، از قابلیت پردازش موازی پردازنده‌های گرافیکی برای تسریع الگوریتم درخت سلسله‌مراتبی دسته­بندی بسته­ها، استفاده نموده و سناریوهای متفاوتی را بر اساس معماری حافظه‌های سراسری و اشتراکی آن‌ها پیشنهاد می­نماییم. نتایج پیاده‌سازی این سناریوها، ضمن تأیید پیچیدگی­های زمانی و حافظه­ای محاسبه­شده، نشان می­دهد کارایی ­سناریوهایی که مجموعه فیلتر را به‌صورت زیردرخت­هایی کوچک‌تر یا مساوی حافظه اشتراکی تقسیم و به آن کپی می­کنند کم‌تر از سناریویی است که کل ساختار داده را در حافظه سراسری نگه می­دارد. کارایی این سناریوها، با کاهش تعداد زیردرخت­ها و فیلترهای تکراری افزایش می­یابد علاوه بر این، سناریویی که بتواند درخت سلسله‌مراتبی و مجموعه فیلترهای متناظر را، بدون افراز در حافظه اشتراکی جای دهد برترین سناریو است. نتایج آزمـایش نـشان می­دهد که نرخ گذرداد حاصله در این سناریو نسبت به روش­های موجود بر روی یک GPU یکسان تا 1/2 برابر بهبود می­­یابد.
      کلید واژگان
      واژه‌های کلیدی: دسته‌بندی بسته‌‌
      الگوریتم درخت سلسله‌مراتبی
      واحد پردازش گرافیکی
      کودا
      سلسله مراتب حافظه
      پیچیدگی
      کارایی

      شماره نشریه
      3
      تاریخ نشر
      2016-11-21
      1395-09-01
      ناشر
      رئیس دانشکده مهندسی برق و کامپیوتر
      Faculty of Electrical & Computer Engineering
      سازمان پدید آورنده
      دانشگاه بوعلی سینا همدان
      دانشگاه بوعلی سینا همدان
      دانشگاه بوعلی سینا همدان

      شاپا
      2008-7799
      2538-3051
      URI
      https://tjee.tabrizu.ac.ir/article_5140.html
      https://iranjournals.nlai.ir/handle/123456789/108752

      مرور

      همه جای سامانهپایگاه‌ها و مجموعه‌ها بر اساس تاریخ انتشارپدیدآورانعناوینموضوع‌‌هااین مجموعه بر اساس تاریخ انتشارپدیدآورانعناوینموضوع‌‌ها

      حساب من

      ورود به سامانهثبت نام

      تازه ترین ها

      تازه ترین مدارک
      © کليه حقوق اين سامانه برای سازمان اسناد و کتابخانه ملی ایران محفوظ است
      تماس با ما | ارسال بازخورد
      قدرت یافته توسطسیناوب